EPM7192SQI160-10 vs EPM7192SQI160-10N Comparaison

Comparaison détaillée côte à côte de EPM7192SQI160-10 par Altera et EPM7192SQI160-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7192SQI160-10 EPM7192SQI160-10N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $35,90
Device Type Complex Programmable Logic Device (CPLD) —
Logic Family MAX 7000S (EEPROM-based) CMOS
Macrocells 192 —
User I/O Pins 124 —
Boîtier 160-pin Plastic QFP (QFP-160) PQFP-160 (QFP-160, plastic)
Nombre de broches 160 160
Propagation Delay (tPD) 7.5 ns —
Internal Frequency 167 MHz —
Tension d'alimentation 5.0 V —
Programmability In-System Programmable (ISP), EEPROM —
Température de fonctionnement 0 C to +70 C 0C to +70C (industrial, 'N' suffix)
Type de montage Surface Mount Surface Mount
Speed Grade -10 —
Logic Technology CMOS —
Configuration Retention Non-volatile (EEPROM) —
Statut RoHS [DATA_NEEDED: RoHS status] Compliant (per lead-free PQFP package marking)
Niveau MSL [DATA_NEEDED: MSL level] —
Series — MAX 7000S
Family — MAX 7000
Architecture — Second-generation MAX (CMOS, EEPROM)
Logic Elements / Macrocells — 192 macrocells
Usable Gates — 3.75K (typical)
User I/Os — 124
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Internal Frequency — 167 MHz
Supply Voltage (VCCINT) — 5.0 V
Supply Voltage (VCCIO) — 5.0 V
In-System Programmability — Yes (5V ISP, JTAG)
Boundary-Scan Support — IEEE 1149.1 (JTAG)
Technology — 5V CMOS, EEPROM configuration memory
Propagation Delay — 7.5 ns to 10 ns (speed grade dependent)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis