EPM7256AEQI208-7N vs EPM7256AETC100-10N Comparación

Comparación detallada lado a lado de EPM7256AEQI208-7N por Altera y EPM7256AETC100-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7256AEQI208-7N EPM7256AETC100-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $13,10
Family MAX 7000A MAX 7000A
Macrocells 256 —
Usable Gates 5,000 5,000
User I/O Pins 164 —
Logic Array Blocks 16 —
Pin-to-Pin Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency 126.6 MHz —
Tensión de alimentación 3.3 V —
Configuration Technology EEPROM (non-volatile) —
Encapsulado 208-pin PQFP (FQFP) 100-pin TQFP
Number of Terminals 208 —
Terminal Form Gull Wing —
Package Shape Square —
Tipo de montaje Surface Mount Surface Mount
Operating Temperature Grade Industrial —
Speed Grade -7 —
Estado RoHS Compliant (N suffix) [DATA_NEEDED: not confirmed in provided data]
Lead Finish [DATA_NEEDED: lead finish] —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 256
Maximum User I/Os — 84
Logic Elements / LABs — 16 Logic Array Blocks
Pin-to-Pin Logic Delay — 10 ns
Maximum Operating Frequency — 125 MHz
Supply Voltage (Core) — 3.3 V
MultiVolt I/O Support — 2.5 V / 3.3 V / 5.0 V
Programmability — EEPROM, in-system via JTAG (IEEE 1149.1)
Rango de temperatura de funcionamiento — 0C to +70C (commercial) [DATA_NEEDED: explicit grade from datasheet]
Process Technology — 0.30 µm EEPROM
Dedicated Inputs — 4 (global clock / clear / OE)
Lead-Free / Pb-Free — [DATA_NEEDED: not confirmed in provided data]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización