EPM7256SQC208-15N vs EPM7256SQC208-15 Comparación

Comparación detallada lado a lado de EPM7256SQC208-15N por Altera y EPM7256SQC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7256SQC208-15N EPM7256SQC208-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $3,65
Series MAX 7000S EPM7256
Macrocells 256 256
User I/O Pins 164 164
Pin-to-Pin Delay 15 ns (speed grade -15) —
Tensión de alimentación 5 V —
Encapsulado 208-pin PQFP 208-pin PQFP (28x28 mm)
Tipo de montaje Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
JTAG Interface IEEE 1149.1 boundary-scan —
In-System Programmability Yes (ISP) —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Estado RoHS Lead free / RoHS Compliant Contains lead / RoHS non-compliant (per third-party listing)
Logic Array Blocks 16 macrocells per LAB —
Interconnect Programmable Interconnect Array (PIA) —
Speed Grade -15 —
Product Category CPLD - Complex Programmable Logic Devices —
Manufacturer Altera (Intel Programmable Solutions Group) —
Family — MAX 7000S
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 16
Usable Gates — 5000
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Rango de temperatura de funcionamiento — 0 C to +70 C (Commercial)
Programmable Power Mode — Yes (per-macrocell turbo-bit)
JTAG (IEEE 1149.1) Boundary-Scan — Yes
In-System Programmability (ISP) — Yes
Lead-Free Status — Contains lead

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización