EPM7256SQC208-7 vs EPM7256SQC208-15 Comparación

Comparación detallada lado a lado de EPM7256SQC208-7 por Altera y EPM7256SQC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7256SQC208-7 EPM7256SQC208-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $3,65
Device Family MAX 7000S (EPM7256S) —
Macrocells 256 256
Usable Gates 5,000 5000
User I/O Pins 164 164
Propagation Delay (tPD) 7.5 ns —
Maximum Operating Frequency (fMAX) 128.2 MHz —
Supply Voltage (VCC) 5.0 V —
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Encapsulado 208-pin PQFP (28 x 28 mm, 0.5 mm pitch) 208-pin PQFP (28x28 mm)
Tipo de montaje Surface Mount Surface Mount
Rango de temperatura de funcionamiento Commercial (0C to +70C) 0 C to +70 C (Commercial)
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Speed Grade -7 (7.5 ns) —
Estado RoHS [DATA_NEEDED: RoHS status] Contains lead / RoHS non-compliant (per third-party listing)
Nivel MSL [DATA_NEEDED: MSL level] —
Logic Levels 5.0 V CMOS/TTL compatible —
Family — MAX 7000S
Series — EPM7256
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 16
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programmable Power Mode — Yes (per-macrocell turbo-bit)
JTAG (IEEE 1149.1) Boundary-Scan — Yes
In-System Programmability (ISP) — Yes
Configuration Memory — EEPROM (non-volatile)
Lead-Free Status — Contains lead

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización