EPM7256SQC208-7 vs EPM7256SQC208-15 Comparaison

Comparaison détaillée côte à côte de EPM7256SQC208-7 par Altera et EPM7256SQC208-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256SQC208-7 EPM7256SQC208-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $3,65
Device Family MAX 7000S (EPM7256S) —
Macrocells 256 256
Usable Gates 5,000 5000
User I/O Pins 164 164
Propagation Delay (tPD) 7.5 ns —
Maximum Operating Frequency (fMAX) 128.2 MHz —
Supply Voltage (VCC) 5.0 V —
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Boîtier 208-pin PQFP (28 x 28 mm, 0.5 mm pitch) 208-pin PQFP (28x28 mm)
Type de montage Surface Mount Surface Mount
Plage de température de fonctionnement Commercial (0C to +70C) 0 C to +70 C (Commercial)
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Speed Grade -7 (7.5 ns) —
Statut RoHS [DATA_NEEDED: RoHS status] Contains lead / RoHS non-compliant (per third-party listing)
Niveau MSL [DATA_NEEDED: MSL level] —
Logic Levels 5.0 V CMOS/TTL compatible —
Family — MAX 7000S
Series — EPM7256
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 16
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programmable Power Mode — Yes (per-macrocell turbo-bit)
JTAG (IEEE 1149.1) Boundary-Scan — Yes
In-System Programmability (ISP) — Yes
Configuration Memory — EEPROM (non-volatile)
Lead-Free Status — Contains lead

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis