EPM7256SQC208-7N vs EPM7256SQC208-15N Comparación

Comparación detallada lado a lado de EPM7256SQC208-7N por Altera y EPM7256SQC208-15N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7256SQC208-7N EPM7256SQC208-15N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $27,20 $0,00
Family MAX 7000S —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 256 256
Usable Gates 5,000 —
Logic Array Blocks (LABs) 16 —
User I/O Pins 164 164
Speed Grade -7 (7.5 ns pin-to-pin) -15
Maximum Frequency 128.2 MHz —
Supply Voltage (VCC) 5 V —
Technology CMOS EEPROM —
Configuration Memory Non-volatile EEPROM (no external config needed) EEPROM (non-volatile)
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento Commercial (0C to +70C) [DATA_NEEDED: operating temperature range]
JTAG Interface IEEE 1149.1 boundary-scan (ISP capable) IEEE 1149.1 boundary-scan
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Estado RoHS Compliant (N suffix = lead-free) Lead free / RoHS Compliant
Pin-to-Pin Delay (tPD) 7.5 ns —
Open-Drain Output Optional per I/O pin —
Series — MAX 7000S
Pin-to-Pin Delay — 15 ns (speed grade -15)
Tensión de alimentación — 5 V
In-System Programmability — Yes (ISP)
Logic Array Blocks — 16 macrocells per LAB
Interconnect — Programmable Interconnect Array (PIA)
Product Category — CPLD - Complex Programmable Logic Devices
Manufacturer — Altera (Intel Programmable Solutions Group)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización