EPM9320ALC84-15 vs EPM9320LC84-20 Comparación

Comparación detallada lado a lado de EPM9320ALC84-15 por Altera y EPM9320LC84-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320ALC84-15 EPM9320LC84-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $9,75
Family MAX 9000 CPLD MAX 9000
Macrocells 320 320
Usable Gates 6000 —
Propagation Delay (tPD) 16 ns 16 ns
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
User I/O 56 —
Logic Array Blocks (LABs) 16 —
Technology CMOS, EEPROM-based configuration —
Encapsulado 84-pin PLCC (S-PQCC-J84, J-lead) PLCC-84 (Plastic Leaded Chip Carrier)
Tipo de montaje Through-hole / socket —
Programming Interface JTAG (IEEE 1149.1) / ISP —
Temperatura de funcionamiento -40C to +85C (industrial) 0 C to 70 C
Estado RoHS [DATA_NEEDED: rohs status] [DATA_NEEDED: RoHS status]
Nivel de sensibilidad a la humedad (MSL) MSL-3 (168 hours per fpgalink.com) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead free status] —
RoHS3 Compliance ROHS3 Compliant (per fpgalink.com listing) —
Device Type — CPLD - Complex Programmable Logic Device
User I/Os — 60
Logic Family — CMOS (EEPROM-based)
Pins — 84
Internal Counter Frequency — 118 MHz
Tensión de alimentación — 5.0 V
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Dedicated Inputs — 4 (global clock / clear / OE)
Architecture — Multiple Array MatriX (MAX), 3rd generation
PCI Compliance — PCI Local Bus Specification Rev. 2.2

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización