EPM9320ALC84-15 vs EPM9320LC84-20 Comparaison

Comparaison détaillée côte à côte de EPM9320ALC84-15 par Altera et EPM9320LC84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320ALC84-15 EPM9320LC84-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $9,75
Family MAX 9000 CPLD MAX 9000
Macrocells 320 320
Usable Gates 6000 —
Propagation Delay (tPD) 16 ns 16 ns
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
User I/O 56 —
Logic Array Blocks (LABs) 16 —
Technology CMOS, EEPROM-based configuration —
Boîtier 84-pin PLCC (S-PQCC-J84, J-lead) PLCC-84 (Plastic Leaded Chip Carrier)
Type de montage Through-hole / socket —
Programming Interface JTAG (IEEE 1149.1) / ISP —
Température de fonctionnement -40C to +85C (industrial) 0 C to 70 C
Statut RoHS [DATA_NEEDED: rohs status] [DATA_NEEDED: RoHS status]
Niveau de sensibilité à l'humidité (MSL) MSL-3 (168 hours per fpgalink.com) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead free status] —
RoHS3 Compliance ROHS3 Compliant (per fpgalink.com listing) —
Device Type — CPLD - Complex Programmable Logic Device
User I/Os — 60
Logic Family — CMOS (EEPROM-based)
Pins — 84
Internal Counter Frequency — 118 MHz
Tension d'alimentation — 5.0 V
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Dedicated Inputs — 4 (global clock / clear / OE)
Architecture — Multiple Array MatriX (MAX), 3rd generation
PCI Compliance — PCI Local Bus Specification Rev. 2.2

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis