EPM9320RC208-20 vs EPM9320RC208-15N Comparación

Comparación detallada lado a lado de EPM9320RC208-20 por Altera y EPM9320RC208-15N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320RC208-20 EPM9320RC208-15N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $21,90 $0,00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 320 —
Logic Array Blocks (LABs) 20 —
Usable Gates 6,000 6,000
Maximum I/O Pins 132 —
Propagation Delay (tPD max) 20 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Programming Technology EEPROM, in-system programmable (ISP) —
Boundary-Scan Interface IEEE Std. 1149.1 (JTAG) —
Temperatura de funcionamiento 0 °C to 70 °C (commercial) —
Encapsulado 208-RQFP, exposed pad (208-BFQFP) 208-pin RQFP (PowerQuad Flat Pack)
Tipo de montaje Surface Mount Surface Mount
Architecture Multiple Array Matrix (MAX), 3rd generation —
Process Technology CMOS, 5.0 V EEPROM —
Reprogrammability Yes, unlimited ISP cycles —
Macro Cells — 320
Flip-Flops — 484
Configurable I/O Lines — 128
Propagation Delay (tPD) — 15 ns
Frecuencia de reloj máxima — 117.6 MHz
Tensión de alimentación — 5.0 V
I/O Voltage Compatibility — 3.3 V or 5 V
Configuration Technology — CMOS EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Terminal Pitch — 0.5 mm
Rango de temperatura de funcionamiento — 0C to +70C (commercial)
Packaging — Tray
Estado RoHS — [DATA_NEEDED: RoHS status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización