EPM9560GC280-20 vs EPM9560GC280-20N Comparación

Comparación detallada lado a lado de EPM9560GC280-20 por Altera y EPM9560GC280-20N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560GC280-20 EPM9560GC280-20N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $360,00 $285,00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 12,000 6,000 to 12,000
Macrocells 560 560
Maximum User I/O 212 —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Counter Frequency (max) 100 MHz —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5.0 V nominal) —
I/O Voltage 3.3 V or 5.0 V configurable 3.3 V or 5 V (configurable)
Process Technology CMOS EEPROM —
Encapsulado 280-pin CPGA (Ceramic Pin Grid Array) 280-pin CPGA (Ceramic Pin Grid Array)
Temperatura de funcionamiento [DATA_NEEDED: commercial/industrial/military grade] [DATA_NEEDED: industrial/commercial grade]
In-System Programming Yes, via IEEE 1149.1 JTAG —
Tipo de montaje Through-Hole (CPGA socket) —
Estado RoHS [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant] [DATA_NEEDED]
Architecture — Multiple Array MatriX (MAX), 3rd generation
Technology — CMOS EEPROM-based
User I/O Pins — 212
Pin-to-Pin Delay (tPD) — 20 ns
Maximum Counter Frequency — 144 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V
In-System Programmability — Yes (5.0-V ISP via IEEE 1149.1 JTAG)
Configuration Memory — EEPROM (non-volatile, instant-on)
PCI Compliance — Yes

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización