EPM9560RC208-20N vs EPM9560RC208-15 Comparación

Comparación detallada lado a lado de EPM9560RC208-20N por Intel y EPM9560RC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-20N EPM9560RC208-15
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $0,00
Device Family MAX 9000 (EPM9560) —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Propagation Delay (tPD) 20 ns —
Encapsulado 208-pin RQFP (PowerQuad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
User I/O Pins 149 —
Tensión de alimentación 5.0 V 5.0 V
Configuration Technology EEPROM (non-volatile) EEPROM (non-volatile)
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, via IEEE Std. 1149.1 JTAG
JTAG Interface IEEE Std. 1149.1 —
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Estado RoHS Lead-free (N suffix) [DATA_NEEDED: RoHS status]
Logic Architecture Multiple Array MatriX (MAX), third-generation CMOS EEPROM —
Flip-Flops 772 (per EPM9560 series data) —
Speed Grade -20 (20 ns) -15 (15 ns pin-to-pin)
Nivel MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización