EPM9560RC208-4 vs EPM9560RC208-15 Comparación

Comparación detallada lado a lado de EPM9560RC208-4 por Altera y EPM9560RC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-4 EPM9560RC208-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $62,00 $0,00
Family MAX 9000 MAX 9000
Device EPM9560 —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 118.3 MHz —
Pin-to-Pin Delay (tPD) 4 ns —
Speed Grade -4 -15 (15 ns pin-to-pin)
Supply Voltage (VCC) 5 V —
Encapsulado 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
User I/O Pins 96 (approx., 208-pin RQFP) —
Dedicated Inputs 16 —
Programming Interface IEEE 1149.1 JTAG (ISP) —
Configuration Memory EEPROM (non-volatile) —
MultiVolt I/O 5.0 V / 3.3 V / 2.5 V —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Tensión de alimentación — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Tipo de montaje — Surface Mount
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización