EPM9560RC208-7 vs EPM9560RC208-20 Comparación

Comparación detallada lado a lado de EPM9560RC208-7 por Altera y EPM9560RC208-20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-7 EPM9560RC208-20
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $18,90 $0,00
Family MAX 9000 —
Device Type EPLD / CPLD —
Usable Gates 560 12,000
Macrocells 16 560
Logic Array Blocks (LABs) 4 —
User I/O Pins 208 153
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) 20 ns
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V —
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) —
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
Encapsulado 208-pin Power Quad Flat Pack (RQFP-208) 208-pin RQFP (28x28 mm)
Temperatura de funcionamiento 0C to +70C (commercial) / -40C to +85C (industrial) 0C to +70C (commercial)
Output Drive Current 160 mA DC sink per pin —
Estado RoHS Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS status]
Device Family — MAX 9000 (EPM9560)
Logic Array Blocks — 35
Frecuencia de reloj máxima — 100 MHz
Tensión de alimentación — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Tipo de montaje — Surface Mount
I/O Standards — 5.0 V TTL/CMOS compatible
Flip-Flops — 772
Nivel MSL — [DATA_NEEDED: MSL level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización