EPM9560RC304-20 vs EPM9560RC340-15 Comparación

Comparación detallada lado a lado de EPM9560RC304-20 por Altera y EPM9560RC340-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC304-20 EPM9560RC340-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $24,00
Device Family MAX 9000 (EPM9560) —
Macrocells 560 560
Usable Gates 12,000 12,000
User I/O Lines 212 —
Propagation Delay (tPD) 20 ns —
Maximum Operating Frequency 100 MHz —
Core Supply Voltage 5.0 V —
I/O Voltage 3.3 V or 5 V (configurable) —
Configuration Technology EEPROM (in-system programmable) —
JTAG Interface IEEE Std. 1149.1 (built-in) —
Encapsulado 304-pin RQFP 340-RQFP (Reduced Quad Flat Pack)
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Logic Array Blocks (LABs) 20 —
Speed Grade -20 —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status - not explicitly stated in verified data]
Nivel MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V (5.0 V nominal)
User I/O Pins — 212
Process Technology — CMOS EEPROM
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Operating Temperature (Commercial) — 0C to +70C
Architecture — Multiple Array MatriX (MAX) - 3rd generation
Boundary Scan — IEEE Std. 1149.1 JTAG
Programming Technology — EEPROM (non-volatile, reprogrammable)
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización