EPM9560WC208-20 vs EPM9560WC208-20C Comparación

Comparación detallada lado a lado de EPM9560WC208-20 por Altera y EPM9560WC208-20C por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560WC208-20 EPM9560WC208-20C
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $25,80 $140,00
Family MAX 9000 —
Device Type CPLD (EPLD) —
Macrocells 560 560
Logic Array Blocks (LABs) 35 35
User I/O Pins 149 149
Maximum Propagation Delay (tPD) 23.6 ns —
Encapsulado PQFP-208 (RQFP/WQFP) 208-pin CQFP (Ceramic Quad Flat Pack)
Process Technology CMOS, EEPROM-based CMOS, Electrically Erasable
Supply Voltage (VCCINT) 5 V (typical, see datasheet) —
I/O Voltage (VCCIO) 3.3 V or 5 V (multi-voltage I/O) —
In-System Programmability Yes, JTAG BST (IEEE 1149.1) —
Pin/Package Suffix W = power PQFP; -20 = 23.6 ns speed grade —
Temperatura de funcionamiento Commercial (0C to +70C) [DATA_NEEDED: exact temp grade] —
Tipo de montaje Surface Mount Surface Mount (Ceramic QFP)
Estado RoHS Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc] ROHS3 Compliant (per fpgalink listing)
Lead-Free [DATA_NEEDED] —
Sin halógenos [DATA_NEEDED] —
Nivel MSL [DATA_NEEDED] —
Device Family — MAX 9000 (EE PLD)
Series — EPM9560
Propagation Delay (tPD) — 20 ns
Frecuencia de reloj máxima — [DATA_NEEDED: fMAX value not in verified data]
Tensión de alimentación — 3.3 V or 5 V (configurable I/O)
Recuento de pines — 208
Programming Interface — JTAG BST (in-system programmable)
Operating Temperature Grade — Commercial (C suffix)
Moisture Sensitivity Level — MSL 3 (168 Hours)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización