10AX090S3F45E2LG vs 10AX090S3F45I2LG Comparaison
Comparaison détaillée côte à côte de 10AX090S3F45E2LG par Intel et 10AX090S3F45I2LG par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
10AX090S3F45I2LG - Arria 10 GX 900K LE FPGA, 1932-FCBGA | Intel / Altera
10AX090S3F45I2LG ✓ ActifComparaison des spécifications
| Paramètre | 10AX090S3F45E2LG | 10AX090S3F45I2LG |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $12 480,00 | $4 050,00 |
| Series | Arria 10 GX | Arria 10 GX |
| Logic Elements | 900,000 | 900,000 |
| Adaptive Logic Modules (ALMs) | 339,620 | — |
| Embedded Memory (bits) | 59,234,304 | — |
| DSP Blocks | 1,518 | 759 (variable-precision, hardened 27x27 multipliers) |
| Transceivers | 624 (per package aggregate channels) | Up to 24.0 Gbps (GX family) |
| Maximum Transceiver Data Rate | 17.4 Gbps (GX variant, datasheet ceiling up to 25.78 Gbps on GT) | — |
| Boîtier | 1932-ball FCBGA (F45, 45mm flip-chip BGA) | 1932-ball FCBGA (F45, 45x45 mm) |
| Process Node | TSMC 20nm | — |
| Core Voltage (nominal) | 0.9 V | — |
| User I/O Banks | 12 | — |
| Maximum User I/O | 624 | — |
| Plage de température de fonctionnement | 0C to 100C (E2 commercial) | — |
| Speed Grade | S3 (-2 speed grade equivalent) | -I2 (industrial) |
| Type de montage | Surface Mount (BGA) | Surface Mount (BGA) |
| Statut RoHS | Compliant | Compliant |
| Memory Interfaces | DDR4 up to 2666 MT/s, DDR3, QDR IV, RLDRAM 3 | — |
| Embedded Memory | — | 59,234,304 bits (1,830 M20K blocks) |
| User I/O Count | — | 624 |
| PCIe Hard IP | — | PCI Express Gen3 x8 (hardened) |
| Memory Interface Hard IP | — | DDR4 / LPDDR4 / DDR3 up to 2666 Mbps |
| Température de fonctionnement | — | -40C to +100C (industrial Tj) |
| Process Technology | — | 20nm Tri-Gate |
| Configuration | — | Partial reconfiguration, AES-256 bitstream encryption |
| Supply Voltage (Core) | — | 0.85 V (nominal VCORE) |
| Niveau MSL | — | 3 (per JEDEC J-STD-020) |