5CSEBA2U19C7N vs 5CSEBA2U19I7N Comparaison
Comparaison détaillée côte à côte de 5CSEBA2U19C7N par Intel et 5CSEBA2U19I7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
5CSEBA2U19C7N - Cyclone V SE SoC FPGA, 25K LE, Dual ARM Cortex-A9 | Intel
5CSEBA2U19C7N ✓ Actif
Comparaison des spécifications
| Paramètre | 5CSEBA2U19C7N | 5CSEBA2U19I7N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $16,90 | $445,65 |
| Family | Cyclone V SE SoC FPGA | Cyclone V SE SoC FPGA |
| Logic Elements | 25,000 LE | 25K |
| Adaptive Logic Modules (ALMs) | 9,430 ALM | — |
| ALUTs | 9,430 | — |
| DSP Blocks | 66 (variable-precision 18x18) | — |
| Embedded Memory | 1,400 Kbits (M9K + MLAB) | 1,400 Kbits |
| HPS Processor | Dual ARM Cortex-A9 MPCore with CoreSight | — |
| HPS Maximum Clock Frequency | 925 MHz | — |
| L1 Cache (per core) | 32 KB I-cache + 32 KB D-cache | — |
| L2 Cache | 512 KB shared | — |
| User I/O Pins | [DATA_NEEDED: exact user I/O count] | 145 |
| Boîtier | 484-pin UBGA (19x19 mm, 1.0 mm pitch) | 484-UBGA (19x19 mm) |
| Speed Grade | C7 | — |
| Température de fonctionnement | Commercial / Industrial (TJ from data) | -40C to +100C (Industrial) |
| Process Technology | TSMC 28 nm low-power | 28 nm TSMC low-power |
| Type de montage | Surface Mount (BGA) | Surface Mount (BGA) |
| Niveau MSL | [DATA_NEEDED: MSL rating] | — |
| Statut RoHS | Compliant | Compliant |
| HPS | — | Dual ARM Cortex-A9 MPCore with CoreSight |
| HPS Clock Frequency | — | 800 MHz |
| DSP Blocks (18x18 Multipliers) | — | 66 |
| LVDS Support | — | Up to 1.25 Gbps |
| Voltage - Input (Max) | — | 1.1 V core |
| Peripherals | — | USB 2.0 OTG, Gigabit Ethernet, CAN, UART, SPI, I2C, NAND/NOR flash controllers |
| HPS-FPGA Interconnect | — | AXI bridges (3 master / 3 slave), FPGA-to-HPS SDRAM, DMA |