5CSEBA2U19C7N vs 5CSEBA2U19I7N Comparação
Comparação detalhada lado a lado de 5CSEBA2U19C7N por Intel e 5CSEBA2U19I7N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Intel
5CSEBA2U19C7N - Cyclone V SE SoC FPGA, 25K LE, Dual ARM Cortex-A9 | Intel
5CSEBA2U19C7N ✓ Ativo
Comparação de especificações
| Parâmetro | 5CSEBA2U19C7N | 5CSEBA2U19I7N |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Ativo | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $16,90 | $445,65 |
| Family | Cyclone V SE SoC FPGA | Cyclone V SE SoC FPGA |
| Logic Elements | 25,000 LE | 25K |
| Adaptive Logic Modules (ALMs) | 9,430 ALM | — |
| ALUTs | 9,430 | — |
| DSP Blocks | 66 (variable-precision 18x18) | — |
| Embedded Memory | 1,400 Kbits (M9K + MLAB) | 1,400 Kbits |
| HPS Processor | Dual ARM Cortex-A9 MPCore with CoreSight | — |
| HPS Maximum Clock Frequency | 925 MHz | — |
| L1 Cache (per core) | 32 KB I-cache + 32 KB D-cache | — |
| L2 Cache | 512 KB shared | — |
| User I/O Pins | [DATA_NEEDED: exact user I/O count] | 145 |
| Encapsulamento | 484-pin UBGA (19x19 mm, 1.0 mm pitch) | 484-UBGA (19x19 mm) |
| Speed Grade | C7 | — |
| Temperatura de operação | Commercial / Industrial (TJ from data) | -40C to +100C (Industrial) |
| Process Technology | TSMC 28 nm low-power | 28 nm TSMC low-power |
| Tipo de montagem | Surface Mount (BGA) | Surface Mount (BGA) |
| Nível MSL | [DATA_NEEDED: MSL rating] | — |
| Status RoHS | Compliant | Compliant |
| HPS | — | Dual ARM Cortex-A9 MPCore with CoreSight |
| HPS Clock Frequency | — | 800 MHz |
| DSP Blocks (18x18 Multipliers) | — | 66 |
| LVDS Support | — | Up to 1.25 Gbps |
| Voltage - Input (Max) | — | 1.1 V core |
| Peripherals | — | USB 2.0 OTG, Gigabit Ethernet, CAN, UART, SPI, I2C, NAND/NOR flash controllers |
| HPS-FPGA Interconnect | — | AXI bridges (3 master / 3 slave), FPGA-to-HPS SDRAM, DMA |