5M240ZM100C4N vs 5M240ZT100I5N Comparaison

Comparaison détaillée côte à côte de 5M240ZM100C4N par Intel et 5M240ZT100I5N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre 5M240ZM100C4N 5M240ZT100I5N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,62 $4,81
Family MAX V MAX V
Device Family 5M240Z —
Macro Cells 192 —
Logic Elements (typical) 240 —
Maximum Internal Frequency 184.1 MHz 118.3 MHz
Pin-to-Pin Delay (tPD) 7.5 ns —
Supply Voltage - Core 1.71 V to 1.89 V (1.8 V nominal) —
I/O Bank Count [DATA_NEEDED: I/O bank count] —
User I/O Pins (max) [DATA_NEEDED: user I/O count] —
Global Clocks 4 —
Configuration Memory On-chip flash (non-volatile) Non-volatile flash (instant-on)
Programmable via JTAG Yes —
Boîtier 100-ball Micro FBGA (MBGA, 8x8 mm) —
Température de fonctionnement 0C to +85C (commercial) -40 C to +100 C (Industrial)
Lead-Free / RoHS Yes Yes (LEAD FREE per datasheet header)
Speed Grade C4 (tPD ~7.5 ns) -5
Series — 5M240Z
Device Type — CPLD (Complex Programmable Logic Device)
Logic Elements — 240
Macrocells — 192
User Flash Memory — 8 Kbit
Maximum User I/O — 114
User I/O Pins (per datasheet) — 79
Nombre de broches — 100
Package Type — TQFP-100 (T100)
Package Body Size — 14 x 14 mm
Lead Pitch — 0.50 mm
Core Voltage (VCCINT) — 1.8 V
I/O Bank Voltage (VCCIO) — 1.2 V to 3.3 V (bank-dependent)
Pin-to-Pin Delay (tPD1) — 7.5 ns (per datasheet header)
Programming Interface — JTAG (IEEE 1149.1) / ISP
Type de montage — Surface Mount
Niveau MSL — [DATA_NEEDED: MSL Level]
AEC-Q100 Automotive — Not qualified (Industrial grade)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis