5M240ZM100C4N vs 5M240ZT100I5N 比較

詳細な並列比較: 5M240ZM100C4N メーカー: Intel および 5M240ZT100I5N メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ 5M240ZM100C4N 5M240ZT100I5N
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 有効 有効
在庫状況 In Stock In Stock
単価(USD) $4.62 $4.81
Family MAX V MAX V
Device Family 5M240Z —
Macro Cells 192 —
Logic Elements (typical) 240 —
Maximum Internal Frequency 184.1 MHz 118.3 MHz
Pin-to-Pin Delay (tPD) 7.5 ns —
Supply Voltage - Core 1.71 V to 1.89 V (1.8 V nominal) —
I/O Bank Count [DATA_NEEDED: I/O bank count] —
User I/O Pins (max) [DATA_NEEDED: user I/O count] —
Global Clocks 4 —
Configuration Memory On-chip flash (non-volatile) Non-volatile flash (instant-on)
Programmable via JTAG Yes —
パッケージ 100-ball Micro FBGA (MBGA, 8x8 mm) —
動作温度 0C to +85C (commercial) -40 C to +100 C (Industrial)
Lead-Free / RoHS Yes Yes (LEAD FREE per datasheet header)
Speed Grade C4 (tPD ~7.5 ns) -5
Series — 5M240Z
Device Type — CPLD (Complex Programmable Logic Device)
Logic Elements — 240
Macrocells — 192
User Flash Memory — 8 Kbit
Maximum User I/O — 114
User I/O Pins (per datasheet) — 79
ピン数 — 100
Package Type — TQFP-100 (T100)
Package Body Size — 14 x 14 mm
Lead Pitch — 0.50 mm
Core Voltage (VCCINT) — 1.8 V
I/O Bank Voltage (VCCIO) — 1.2 V to 3.3 V (bank-dependent)
Pin-to-Pin Delay (tPD1) — 7.5 ns (per datasheet header)
Programming Interface — JTAG (IEEE 1149.1) / ISP
実装タイプ — Surface Mount
MSLレベル — [DATA_NEEDED: MSL Level]
AEC-Q100 Automotive — Not qualified (Industrial grade)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼