A42MX16-PQ100 vs A42MX16-PQ100IX39 Comparaison
Comparaison détaillée côte à côte de A42MX16-PQ100 par Microchip Technology et A42MX16-PQ100IX39 par Microchip Technology. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Microchip Technology
A42MX16-PQ100IX39 - 24K Gate MX FPGA | Microchip | 100-Pin PQFP
A42MX16-PQ100IX39 ✓ ActifComparaison des spécifications
| Paramètre | A42MX16-PQ100 | A42MX16-PQ100IX39 |
|---|---|---|
| Marque | Microchip Technology | Microchip Technology |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $1,00 | $31,90 |
| Family | 42MX (Actel MX) | MX (40MX and 42MX) |
| Logic Gates | 24K gates (up to 54,000 system gates) | — |
| Logic Cells | 608 | 1232 |
| System Frequency | 103 MHz / 172 MHz | — |
| Process Technology | 0.45 um | — |
| Tension d'alimentation | 3.3 V / 5 V | 5.0 V |
| Embedded SRAM | 2.5 kbits configurable dual-port | — |
| Programming Technology | Antifuse (one-time programmable, non-volatile) | — |
| User I/O (PQ100 package) | 83 | — |
| Maximum User I/O (device) | Up to 202 | — |
| Pin Locking | 100% pin locking | — |
| Boîtier | 100-PQFP (BQFP), surface mount | 100-pin PQFP |
| Type de montage | Surface Mount | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Compliant |
| Boundary Scan | Yes (JTAG boundary-scan register chain, TDI to TDO) | — |
| Equivalent System Gates | — | 24000 |
| Configurable Logic Blocks (CLBs) | — | 608 |
| User I/O Pins | — | 83 |
| Fréquence d'horloge maximale | — | 56 MHz |
| Plage de température de fonctionnement | — | -40°C to +85°C (industrial) |
| Terminal Pitch | — | 0.635 mm |
| PCI Compliance | — | PCI Local Bus Specification version 2.1 |
| On-Chip Operation | — | 200 MHz |
| Clock-to-Output | — | 6.1 ns |
| JTAG Boundary Scan | — | IEEE Standard 1149.1 |
| Configuration | — | Antifuse (non-volatile) |