ATSAMA5D42A-CUR vs ATSAMA5D42A-CU Comparaison
Comparaison détaillée côte à côte de ATSAMA5D42A-CUR par Microchip Technology et ATSAMA5D42A-CU par Microchip Technology. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Microchip Technology
ATSAMA5D42A-CUR - 600MHz ARM Cortex-A5 MPU, 361-TFBGA | Microchip
ATSAMA5D42A-CUR ✓ ActifMicrochip Technology
ATSAMA5D42A-CU - ARM Cortex-A5 MPU 600MHz 361-TFBGA | Microchip
ATSAMA5D42A-CU ✓ ActifComparaison des spécifications
| Paramètre | ATSAMA5D42A-CUR | ATSAMA5D42A-CU |
|---|---|---|
| Marque | Microchip Technology | Microchip Technology |
| Catégorie | Microcontrollers | Microcontrollers |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $18,40 | $18,24 |
| Core Architecture | ARM Cortex-A5 (32-bit, single core) | ARMv7-A with Thumb-2, NEON, FPU, MMU |
| Maximum CPU Clock | 600 MHz | — |
| SIMD Engine | ARM NEON | — |
| Floating Point Unit | Yes (single and double precision) | — |
| L1 Cache | 32 KB I-cache + 32 KB D-cache (per core) | — |
| L2 Cache | 128 KB | 128 KByte |
| Internal ROM | 128 KB | — |
| Internal SRAM | 128 KB | 128 KByte |
| External Memory Support | LPDDR, LPDDR2, DDR2 | — |
| Boîtier | 361-TFBGA (16 x 16 mm) | 361-TFBGA (16x16 mm, 0.8 mm pitch) |
| ADC | 5-channel, 10-bit with resistive touchscreen controller | — |
| Crypto Acceleration | AES, SHA-256, TRNG (hardware) | — |
| Memory Integrity Monitor | ICM based on SHA-256 (secure boot) | — |
| USB | USB 2.0 High-Speed Host and Device | — |
| Networking | 10/100 Mbps EMAC with MII/RMII | — |
| Température de fonctionnement | -40 C to +85 C (industrial) | -40C to +85C (industrial) |
| Supply Voltage (Core) | [DATA_NEEDED: VDDCORE nominal] | — |
| Type de montage | Surface Mount (BGA) | Surface Mount (BGA) |
| Core Processor | — | ARM Cortex-A5 |
| Number of Cores | — | 1 |
| Largeur du bus de données | — | 32-bit |
| Maximum Clock Speed | — | 600 MHz |
| L1 Instruction Cache | — | 32 KByte |
| L1 Data Cache | — | 32 KByte |
| Operating Voltage (Core) | — | 1.2 V to 1.32 V |
| Operating Voltage (I/O) | — | 1.8 V / 3.3 V |
| DDR Memory Controller | — | DDR2/LPDDR/DDR3, 16-bit data bus |
| Niveau MSL | — | 3 (per JEDEC J-STD-020) |
| Statut RoHS | — | Compliant |