EP1810LC-20T vs EP1810LC-20 Comparaison
Comparaison détaillée côte à côte de EP1810LC-20T par Intel et EP1810LC-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810LC-20T | EP1810LC-20 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $7,85 |
| Family | Altera Classic EPLD | Classic EPLD |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Usable Gates | 900 gates | 900 |
| Macrocells | 48 | 48 |
| Logic Array Blocks (LABs) | 4 x 12 macrocells | — |
| Maximum Toggle Frequency | 50 MHz | — |
| Pin-to-Pin Logic Delay (tPD) | 20 ns | — |
| Supply Voltage (VCC) | 5 V | — |
| Package Type | PLCC-68 (J-lead) | — |
| Type de montage | Surface Mount (socket-compatible) | Surface Mount |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Programming Interface | JTAG (IEEE 1149.1) and Altera Master/Slave serial | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Shipping Format | Tape & Reel ("T" suffix) | — |
| Statut RoHS | Non-compliant (legacy 5V PLCC) | [DATA_NEEDED: rohs status] |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Maximum Operating Frequency | — | 50 MHz |
| Propagation Delay (tPD) | — | 20 ns |
| Tension d'alimentation | — | 5 V (4.75 V to 5.25 V) |
| Technology | — | CMOS EPROM |
| Programmability | — | UV-Erasable / OTP |
| Dedicated Inputs | — | 12 |
| Boîtier | — | 68-pin PLCC |
| Package Suffix | — | LC (PLCC, windowed for UV erase on L variant) |
| Speed Grade | — | 20 ns (commercial) |