EP1810LC-25 vs EP1810LC-20T Comparaison
Comparaison détaillée côte à côte de EP1810LC-25 par Altera et EP1810LC-20T par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810LC-25 | EP1810LC-20T |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,40 | $9,95 |
| Product Family | Altera Classic EPLD | — |
| Part Number | EP1810LC-25 | — |
| Macrocells | 48 | 48 |
| Propagation Delay (tPD) | 25 ns | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| External Clock Inputs | 4 | — |
| Supply Voltage (VCC) | 5 V (TTL-compatible) | 5 V |
| Operating Mode | Turbo-only (no slow-power mode) | — |
| Boîtier | 68-pin JLCC (J-leaded ceramic chip carrier) | — |
| Package Code | LC = 68-pin JLCC | — |
| Type de montage | Surface Mount | Surface Mount (socket-compatible) |
| Technology | CMOS EPLD (erasable programmable logic device) | — |
| Programmable Interconnect | Global + Local buses | — |
| Programming Method | Altera Classic programmer + MAX+PLUS II legacy flow | — |
| Statut du cycle de vie | Obsolete (legacy Altera Classic family) | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] | Non-compliant (legacy 5V PLCC) |
| Température de fonctionnement | [DATA_NEEDED: temperature grade for LC package] | 0C to +70C (commercial) |
| Family | — | Altera Classic EPLD |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 900 gates |
| Logic Array Blocks (LABs) | — | 4 x 12 macrocells |
| Maximum Toggle Frequency | — | 50 MHz |
| Pin-to-Pin Logic Delay (tPD) | — | 20 ns |
| Package Type | — | PLCC-68 (J-lead) |
| Configuration Memory | — | On-chip EEPROM (non-volatile) |
| Programming Interface | — | JTAG (IEEE 1149.1) and Altera Master/Slave serial |
| Shipping Format | — | Tape & Reel ("T" suffix) |