EP1810LC-35T vs EP1810LC-20 Comparaison
Comparaison détaillée côte à côte de EP1810LC-35T par Intel et EP1810LC-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810LC-35T | EP1810LC-20 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $115,20 | $7,85 |
| Device Family | EP1810 Classic EPLD | — |
| Product Type | Erasable Programmable Logic Device (EPLD) | — |
| Usable Gates | 900 | 900 |
| Macro Cells | 48 | — |
| Pin-to-Pin Delay (tpd) | 35 ns | — |
| Maximum Frequency (fmax) | 28.6 MHz | — |
| Supply Voltage (Vcc) | 5 V | — |
| Technology | CMOS | CMOS EPROM |
| Logic Compatibility | 100% TTL emulation | — |
| Boîtier | 68-pin PLCC (Plastic Leaded Chip Carrier) | 68-pin PLCC |
| Package Suffix | T = Tape and Reel | LC (PLCC, windowed for UV erase on L variant) |
| Température de fonctionnement | 0 C to +70 C (Commercial) | 0C to +70C (commercial) |
| Type de montage | Surface Mount (PLCC socket or direct solder) | Surface Mount |
| Programming Method | UV-erasable (ceramic) / OTP (plastic); MAX+PLUS II | — |
| Statut RoHS | Non-compliant (legacy PLCC product) | [DATA_NEEDED: rohs status] |
| Logic Family Replacement Target | 74LS low-power Schottky TTL | — |
| Family | — | Classic EPLD |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Macrocells | — | 48 |
| Maximum Operating Frequency | — | 50 MHz |
| Propagation Delay (tPD) | — | 20 ns |
| Tension d'alimentation | — | 5 V (4.75 V to 5.25 V) |
| Programmability | — | UV-Erasable / OTP |
| Dedicated Inputs | — | 12 |
| Speed Grade | — | 20 ns (commercial) |