EP1810LC-45 vs EP1810JC-25 Comparaison

Comparaison détaillée côte à côte de EP1810LC-45 par Rochester Electronics et EP1810JC-25 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810LC-45 EP1810JC-25
Marque Rochester Electronics Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $49,90 $6,80
Family Altera Classic EPLD Altera/Intel Classic EPLD (EP1810 series)
Device Type EPLD (Erasable Programmable Logic Device) —
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns —
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) —
Process Technology 5 V CMOS EPROM —
Boîtier 68-pin PLCC (J-lead) 28-pin ceramic DIP (J) with quartz window
Température de fonctionnement 0 °C to +70 °C (commercial) -40 °C to 85 °C (industrial, per distributor listings)
Type de montage Surface Mount (PLCC socket compatible) Through-hole
Statut RoHS [DATA_NEEDED: RoHS status of Rochester-sourced part] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free finish] —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Macrocells — 48
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
Dedicated Inputs — 12
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS, UV-erasable (windowed ceramic DIP)
Erasure Method — UV light (windowed package)
Statut du cycle de vie — NRND (Not Recommended for New Designs)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis