EP1K100QC208-3 vs EP1K100QI208-2 Comparaison

Comparaison détaillée côte à côte de EP1K100QC208-3 par Altera et EP1K100QI208-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1K100QC208-3 EP1K100QI208-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $60,04 $23,90
Product Family ACEX 1K —
Device Type FPGA (Field Programmable Gate Array) —
Process Technology 0.22 um CMOS 0.22 umm CMOS SRAM
Typical Gate Count 100,000 gates —
Number of Logic Elements 4,992 —
Logic Array Blocks (LABs) 624 624
Total RAM Bits 49,152 bits —
Maximum User I/O 147 —
Maximum Internal Clock Frequency 200 MHz —
Core Supply Voltage 2.5 V —
Package Type 208-Pin BFQFP (PQFP) —
Number of Terminals 208 —
Terminal Form Gull Wing —
Package Shape Square —
Temperature Grade Commercial —
Type de montage Surface Mount Surface Mount
Speed Grade -3 —
RoHS / Lead-Free Suffix No -N suffix; compliance not verified in retrieved source data —
I/O Standards Supported [DATA_NEEDED: supported I/O standards] LVTTL, LVCMOS, PCI, 5V tolerant
Configuration Memory SRAM-based loadable PLD —
Family — ACEX-1K
Logic Elements — 4,992 cells
System Gates — 100,000
Embedded Memory (EAB) — 49,152 bits
User I/Os — 147
Maximum Operating Frequency — 250 MHz
Core Voltage (VCCINT) — 2.5 V
Boîtier — 208-pin PQFP (BFQFP)
Pitch — 0.5 mm
Température de fonctionnement — -40C to +85C (Industrial)
Configuration Interface — JTAG (IEEE 1149.1) / serial / EPC2
Global Clock Networks — 4
Statut RoHS — [DATA_NEEDED: RoHS compliance status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis