EP1K100QI208-3 vs EP1K100QI208-2 Comparaison

Comparaison détaillée côte à côte de EP1K100QI208-3 par Altera et EP1K100QI208-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1K100QI208-3 EP1K100QI208-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $19,75 $23,90
Family ACEX 1K (FLEX 10K) ACEX-1K
Logic Cells 4,992 —
Configurable Logic Blocks (CLBs) 624 —
Approximate System Gates 100,000 —
User I/O Pins 147 —
Dedicated Inputs 6 —
Core Supply Voltage (VCCINT) 2.5 V nominal (max 2.625 V) —
I/O Supply Voltage (VCCIO) [DATA_NEEDED: VCCIO min/max range] —
Speed Grade -3 (fastest) —
Température de fonctionnement -40 °C to +85 °C (industrial) -40C to +85C (Industrial)
Boîtier 208-pin PQFP (QFP, gull-wing) 208-pin PQFP (BFQFP)
Terminal Count 208 —
Terminal Form Gull Wing —
Package Code QFP (Power Quad Flat Pack) —
Type de montage Surface Mount Surface Mount
Configuration Method SRAM, serial/parallel (EPC2/EPC4 supported) —
Embedded Memory EAB blocks (RAM/ROM/multiplier) —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Logic Elements — 4,992 cells
System Gates — 100,000
Logic Array Blocks (LABs) — 624
Embedded Memory (EAB) — 49,152 bits
User I/Os — 147
Maximum Operating Frequency — 250 MHz
Core Voltage (VCCINT) — 2.5 V
Process Technology — 0.22 umm CMOS SRAM
Pitch — 0.5 mm
Configuration Interface — JTAG (IEEE 1149.1) / serial / EPC2
Global Clock Networks — 4
I/O Standards Supported — LVTTL, LVCMOS, PCI, 5V tolerant

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis