EP1S10B672C7N vs EP1S10F672C7N Comparaison

Comparaison détaillée côte à côte de EP1S10B672C7N par Intel et EP1S10F672C7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1S10B672C7N EP1S10F672C7N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $67,90 $171,00
Manufacturer Intel / Altera —
Product Family Stratix —
Logic Family CMOS —
Logic Elements/Cells 10570 cells —
Maximum Internal Clock 420.17 MHz —
Core Supply Voltage 1.5 V —
Technology Node 130 nm —
Package Code BGA —
Number of Terminals 672 —
Package Body Size 35 x 35 mm —
Ball Pitch 1.27 mm —
Package Shape Square —
Temperature Grade Commercial extended, 0 to 85 C —
Terminal Form Ball —
Configuration/JTAG JTAG boundary-scan per Stratix family data sheet —
Number of User I/O in 672-BGA [DATA_NEEDED: user I/O count] —
Total RAM Bits [DATA_NEEDED: total RAM bits] 920,448
Embedded PLLs [DATA_NEEDED: PLL count] —
Config Device Compatibility [DATA_NEEDED: supported configuration devices] —
RoHS unknown - N suffix may indicate Pb-free, not verified in fetched data —
Series — Stratix
Logic Elements / Cells — 10,570
Number of LABs/CLBs — 1,057
Number of User I/Os — 345
Number of Gates — [DATA_NEEDED: total gate count]
DSP Blocks — 6
Package Type — 672-BBGA (FBGA) 35 x 35 mm, 1.27 mm pitch
Type de montage — Surface Mount
Process Technology — 130 nm CMOS
Core Voltage — 1.5 V
Maximum Operating Frequency — 420.17 MHz
Température de fonctionnement — 0C to +85C (Commercial)
Configuration Method — SRAM, JTAG, passive/active serial/parallel
Statut RoHS — [DATA_NEEDED: RoHS compliance]
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis