EP1S20B672C6 vs EP1S20F672C6 Comparaison
Comparaison détaillée côte à côte de EP1S20B672C6 par Intel et EP1S20F672C6 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1S20B672C6 | EP1S20F672C6 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $489,50 | $470,00 |
| Family | Stratix | Stratix (first generation) |
| Manufacturer | Intel (formerly Altera) | Altera (now Intel) |
| Logic Elements | 18,460 | — |
| Embedded Memory Bits | 1,669,248 | 1,669,248 |
| User I/O Count | 426 | — |
| Boîtier | 672-ball FineLine BGA (672-BBGA) | 672-ball FineLine BGA |
| Package Dimensions | 35 mm x 35 mm | — |
| Ball Pitch | 1.27 mm | — |
| Process Technology | 130 nm CMOS | 0.13 µm CMOS |
| Core Supply Voltage (VCCINT) | 1.5 V | — |
| I/O Supply Voltage (VCCIO) | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| Speed Grade | C6 | C6 |
| Température de fonctionnement | 0 C to 85 C (commercial) | 0°C to +85°C (Commercial) |
| Maximum Internal Frequency | 450.05 MHz | — |
| Logic Family | CMOS | — |
| Configuration Method | PS / PPS / PPA / JTAG | — |
| Statut RoHS | [DATA_NEEDED: rohs status] | [DATA_NEEDED: RoHS compliance status] |
| Series | — | Stratix |
| Logic Elements (LEs) | — | 18,460 |
| Logic Array Blocks (LABs) | — | 1,846 |
| Maximum User I/Os | — | 426 |
| Package Code | — | F672 |
| Tension d'alimentation | — | Core 1.5 V, I/O programmable |
| Type de montage | — | Surface Mount |