EP1S20B672C7N vs EP1S20F672C7 Comparaison
Comparaison détaillée côte à côte de EP1S20B672C7N par Intel et EP1S20F672C7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1S20B672C7N | EP1S20F672C7 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $320,00 | $195,00 |
| Series | Stratix | Stratix |
| Family | Stratix (original) | Altera Stratix FPGA |
| Process Technology | 0.13 µm CMOS | — |
| Logic Elements (LEs) | 18,460 | 18,460 |
| LABs / CLBs | 1,846 | — |
| Embedded Memory Bits | 1,669,248 bits | 1,669,248 |
| Maximum User I/O | 426 | — |
| Number of Pins / Balls | 672 | — |
| Package Type | 672-BBGA (Fine-pitch BGA, 35 × 35 mm, 1.27 mm pitch) | — |
| Supply Voltage (Core, VCCINT) | 1.5 V | — |
| Température de fonctionnement | 0 °C to 85 °C (Commercial Extended) | 0C to 85C (commercial) |
| Speed Grade | -7 | C7 |
| Type de montage | Surface Mount (BGA) | Surface Mount |
| Niveau MSL | 3 (per JEDEC J-STD-020) | [DATA_NEEDED: MSL level] |
| Logic Family | CMOS | CMOS, SRAM-based |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | unknown |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| User I/O Pins | — | 426 |
| DSP Blocks | — | [DATA_NEEDED: DSP block count] |
| Boîtier | — | 672-ball FineLine BGA (35 x 35 mm, 1.27 mm pitch) |
| Core Supply Voltage | — | 1.5 V |
| Configuration Modes | — | JTAG, Passive Serial, Fast Passive Parallel, Active Serial |
| Clock PLLs | — | Up to 10 |