EP20K1000EBC652-2X vs EP20K100EBC652-2X Comparaison

Comparaison détaillée côte à côte de EP20K1000EBC652-2X par Altera et EP20K100EBC652-2X par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K1000EBC652-2X EP20K100EBC652-2X
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $99,00 $85,00
Family APEX-20KE APEX 20KE
Device Logic Elements 38,400 —
Typical Gates 1,000,000 system gates 100,000
Embedded Memory Bits 327,680 bits —
User I/O Pins 488 —
Maximum User I/O 488 —
Propagation Delay 1.6 ns —
Internal Maximum Frequency 350 MHz —
Logic Blocks / Macros 2,560 macros —
PLLs 4 —
Core Voltage 1.8 V —
Process Technology 0.22 µm (some sources 0.15 µm) all-layer copper-metal CMOS 0.18 µm CMOS, SRAM-based
Boîtier 652-pin FCBGA / PBGA (45 x 45 mm, 1.27 mm pitch) 652-ball BGA (EBC652)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0 °C to +85 °C (commercial) 0C to +85C (commercial)
Configuration Interface JTAG (IEEE 1149.1), Passive Serial, Altera configuration —
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Maximum System Gates — 263,000
Logic Elements — 4,160
Embedded System Blocks (ESBs) — 26
Maximum RAM Bits — 53,248
Maximum User I/O Pins — 246
Supply Voltage - Core — 1.8 V
Supply Voltage - I/O — 1.8 V / 2.5 V / 3.3 V
Speed Grade — -2 (faster commercial)
Configuration Method — Passive Serial / Passive Parallel / JTAG (EPC)
Clock Resources — Up to 4 DLLs, multiple global clocks

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis