EP20K100CQ240C7 vs EP20K100QC240-1 Comparaison

Comparaison détaillée côte à côte de EP20K100CQ240C7 par Altera et EP20K100QC240-1 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K100CQ240C7 EP20K100QC240-1
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $92,00 $98,00
Family APEX-20K APEX 20K
Device Type FPGA (Field Programmable Gate Array) FPGA (Field-Programmable Gate Array)
System Gates 100,000 —
Logic Elements 53,248 —
Embedded Memory Bits 4,160 —
Maximum User I/O Pins 189 —
Package Type 240-BFQFP —
Speed Grade C7 -1
Température de fonctionnement 0C to +85C (commercial) 0 °C to +85 °C (Commercial)
Supply Voltage - Core [DATA_NEEDED: core voltage] —
I/O Standards Supported LVTTL, LVCMOS, PCI, GTL (per family datasheet) —
Number of PLLs 4 (per APEX-20K family datasheet) —
Embedded System Blocks (ESBs) Yes (per APEX-20K family) —
Type de montage Surface Mount Surface Mount
Statut RoHS unknown —
Lead-Free unknown —
Niveau MSL [DATA_NEEDED: MSL rating] —
Programming Tool Altera Quartus / MAX+PLUS II (per family) —
Logic Elements (LEs) — 4,160
Typical Gates — 100,000
Maximum User I/O — 189
Embedded RAM Bits — 53,248
Process Technology — 0.22 µm CMOS
Core Supply Voltage — 2.5 V
Maximum Internal Frequency — 250 MHz
Boîtier — 240-pin PQFP (QFP-240)
Package Code — S-PQFP-G240
Terminal Form — Gull Wing
Propagation Delay — 1.6 ns (per datasheet, typical)
JTAG Support — IEEE 1149.1 Boundary Scan
Programming — In-system (SRAM-based) via Quartus / MAX+PLUS II

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis