EP20K200BC356-1 vs EP20K200EBC356-1 Comparaison
Comparaison détaillée côte à côte de EP20K200BC356-1 par Altera et EP20K200EBC356-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP20K200BC356-1 | EP20K200EBC356-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $335,00 | $142,00 |
| Product Function | APEX-20K Field Programmable Gate Array (FPGA) | — |
| Logic Family | CMOS | — |
| Equivalent System Gates | 200K gates | — |
| Logic Elements / Cells | 8320 | 8,320 |
| Total RAM Bits | 106496 bits | — |
| Fréquence d'horloge maximale | 250 MHz | — |
| Core Supply Voltage | 2.5 V | — |
| User I/O Count | 277 | — |
| Nombre de broches | 356 | — |
| Boîtier / Format | 356-LBGA | — |
| Package Code | LBGA | — |
| Package Shape | Square | — |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Process Technology | 0.22 um | 0.22 µm CMOS |
| Propagation Delay (tPD) | 2.5 ns (from -1N variant listing) | — |
| Plage de température de fonctionnement | 0 to 85 C (commercial, per -1N variant listing) | — |
| Statut RoHS | [DATA_NEEDED: RoHS/lead finish of original non-N EP20K200BC356-1] | [DATA_NEEDED: RoHS status not stated in verified sources] |
| Lead-Free Finish | [DATA_NEEDED: original non-N finish not specified; N suffix indicates lead-free] | — |
| Family | — | APEX 20K (APEX 20KE) |
| System Gates | — | 200,000 |
| Maximum User I/Os | — | 277 |
| Core Voltage | — | 1.8 V (1.71 V to 1.89 V) |
| Propagation Delay | — | 2.5 ns |
| Internal Performance | — | Up to 367 MHz |
| Boîtier | — | 356-ball LBGA (35 x 35 mm) |
| Température de fonctionnement | — | 0 °C to 85 °C (Commercial) |
| Architecture | — | MultiCore (LUT + product-term + embedded memory) |
| On-chip Memory | — | Embedded System Blocks (ESB / SRAM) |
| Configuration Method | — | JTAG (ByteBlaster / MasterBlaster), passive serial |
| Development Software | — | Altera Quartus II |
| Statut du cycle de vie | — | Obsolete / EOL |