EP20K200EBC652-3 vs EP20K1000EBC652-2X Comparaison

Comparaison détaillée côte à côte de EP20K200EBC652-3 par Intel et EP20K1000EBC652-2X par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K200EBC652-3 EP20K1000EBC652-2X
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $210,00 $99,00
Family APEX-20KE APEX-20KE
Logic Elements (LEs) 8,320 —
Logic Array Blocks (LABs) 832 —
Total RAM Bits 106,496 —
Maximum User I/O Pins 376 —
Embedded System Blocks (ESBs) Yes (dual-port RAM / ROM / CAM) —
PLLs 4 4
Boîtier 652-ball FineLine BGA (top-side, 1.27 mm pitch) 652-pin FCBGA / PBGA (45 x 45 mm, 1.27 mm pitch)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0C to +85C (EBC - Enhanced Commercial) 0 °C to +85 °C (commercial)
Speed Grade -3 —
Configuration Mode JTAG / PS / Passive-serial / Passive-parallel —
Process Node [DATA_NEEDED: process node] —
Core Voltage [DATA_NEEDED: core voltage] 1.8 V
Statut RoHS Not RoHS (non-lead-free variant) Compliant
Statut du cycle de vie Obsolete - last time-buy period closed —
Device Logic Elements — 38,400
Typical Gates — 1,000,000 system gates
Embedded Memory Bits — 327,680 bits
User I/O Pins — 488
Maximum User I/O — 488
Propagation Delay — 1.6 ns
Internal Maximum Frequency — 350 MHz
Logic Blocks / Macros — 2,560 macros
Process Technology — 0.22 µm (some sources 0.15 µm) all-layer copper-metal CMOS
Configuration Interface — JTAG (IEEE 1149.1), Passive Serial, Altera configuration

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis