EP20K400CF672C9 vs EP20K400CF672I7 Comparaison
Comparaison détaillée côte à côte de EP20K400CF672C9 par Altera et EP20K400CF672I7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EP20K400CF672C9 - APEX-20K 400K Gates FPGA, 672-FBGA | Intel / Altera
EP20K400CF672C9 Obsolete
Comparaison des spécifications
| Paramètre | EP20K400CF672C9 | EP20K400CF672I7 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $390,40 | $190,50 |
| Series | APEX-20KC | — |
| Logic Family / Architecture | MultiCore (LUT + ESB) | — |
| System Gates | 400,000 | — |
| Logic Cells / Elements | 16,640 | — |
| Maximum User I/Os | 488 | — |
| Boîtier / Format | 672-BBGA, FCBGA | — |
| Supplier Device Package | 672-FBGA (27x27 mm) | — |
| Ball Pitch | 1.0 mm | — |
| Core Supply Voltage | 2.5 V | 1.8 V |
| I/O Supply Voltage | [DATA_NEEDED: I/O VCCIO range] | 1.8 V / 3.3 V |
| Process Technology | 0.22 um CMOS | 0.15 um CMOS |
| Internal Maximum Frequency | 368 MHz | — |
| Propagation Delay | 2.5 ns | — |
| Température de fonctionnement | 0C to +85C (Commercial) | -40 C to +85 C (industrial) |
| Embedded Memory | Embedded System Blocks (ESB) | — |
| Configuration Method | Serial / Parallel PROM | — |
| Statut RoHS | RoHS non-compliant (legacy) | — |
| Type de montage | Surface Mount | — |
| Family | — | APEX 20KC |
| Logic Elements | — | 16,640 |
| Maximum System Gates | — | 400,000 |
| Embedded Memory (ESB) | — | 212,992 bits |
| Maximum User I/O Pins | — | [DATA_NEEDED: pin count for CF672 package] |
| PLL Count | — | 4 |
| Speed Grade | — | I7 |
| Boîtier | — | 672-ball FC-FBGA (Fine-pitch Chip-Scale BGA) |
| Terminal Finish | — | Tin/Lead (Sn/Pb) |
| JESD-609 Code | — | e0 |
| Niveau de sensibilité à l'humidité (MSL) | — | 3 |
| Configuration Mode | — | PS / AS / JTAG (IEEE 1149.1) |