EP20K400FI672-1XN vs EP20K400FI672-1 Comparaison
Comparaison détaillée côte à côte de EP20K400FI672-1XN par Intel et EP20K400FI672-1 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP20K400FI672-1XN | EP20K400FI672-1 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $171,00 | $92,00 |
| Family | APEX 20K | — |
| Device | EP20K400 | — |
| Typical Gates | 400,000 | 400,000 |
| Logic Elements | 16,640 | 212,992 |
| Maximum User I/O Pins | 488 | — |
| Embedded System Memory | 212 Kbit | — |
| Number of PLLs | 4 | — |
| Core Supply Voltage | 2.5 V (2.375 V to 2.625 V) | — |
| I/O Supply Voltage | 2.5 V / 3.3 V | — |
| Process Technology | 0.18 micrometer CMOS | CMOS |
| Boîtier | 672-ball FineLine BGA (FI672) | 672-ball PBGA (FineLine BGA, 1.0 mm pitch) |
| Package Size | 27 mm x 27 mm | — |
| Température de fonctionnement | -40 C to +85 C (industrial) | Industrial (per 'I' suffix) |
| Configuration Method | SRAM, JTAG, EPC serial PROM | — |
| JTAG Support | IEEE 1149.1 boundary-scan compliant | — |
| Speed Grade | -1 | -1 |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance] |
| Niveau MSL | 3 | 3 |
| Series | — | APEX 20K |
| Device Family | — | APEX-20K Field Programmable Gate Array |
| Logic Array Blocks (LABs) | — | 16,640 |
| User I/O Pins | — | 502 |
| Dedicated Inputs | — | 4 |
| Total Terminals | — | 672 |
| Package Code (JEDEC) | — | S-PBGA-B672 |
| Core Supply Voltage (VCCINT) | — | 2.5 V nominal (2.375 V to 2.625 V) |
| Propagation Delay | — | 2.5 ns |
| Peak Reflow Temperature | — | 220 C |