EP20K400FI672-3 vs EP20K400FC672-3 Comparaison

Comparaison détaillée côte à côte de EP20K400FI672-3 par Altera et EP20K400FC672-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K400FI672-3 EP20K400FC672-3
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $195,00 $138,00
Family APEX 20K APEX 20K
Series EP20K400 —
Logic Elements 16640 —
Total Gates up to 400000 —
Embedded RAM 212992 bits —
Maximum User I/O 502 —
Dedicated Inputs 6 —
Propagation Delay 3.6 ns 2.5 ns
Fréquence d'horloge maximale 833 MHz —
Supply Voltage (Nominal) 2.5 V —
Supply Voltage Range 2.375 V to 2.625 V —
Process Technology CMOS 0.22 µm CMOS
Package Type PBGA (Plastic BGA) —
Package Code S-PBGA-B672 BGA
Terminal Count 672 —
Terminal Pitch 1.000 mm —
Package Shape Square BGA —
Type de montage Surface Mount Surface Mount
Configuration Interface JTAG (IEEE 1149.1) —
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0 °C to 85 °C
Niveau MSL 3 —
Peak Reflow Temperature 220 C —
Device Logic Elements — 16,640 cells
Typical Gate Count — 400,000 system gates
Maximum User I/Os — 502
Internal Performance — 167 MHz
Core Supply Voltage — 2.5 V
Logic Family — CMOS, SRAM-based
Boîtier — 672-pin FC-FBGA
Number of Terminals — 672
Terminal Form — Ball (BGA)
Speed Grade — -3 (commercial fastest)
Architecture — MultiCore (LUT + Embedded System Blocks)
Programming Method — SRAM, JTAG (ByteBlaster)
Statut du cycle de vie — Obsolete / Legacy
Statut RoHS — [DATA_NEEDED: RoHS status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis