EP20K400GI655-1 vs EP20K400GI655-2 Comparaison

Comparaison détaillée côte à côte de EP20K400GI655-1 par Altera et EP20K400GI655-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K400GI655-1 EP20K400GI655-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $195,00 $175,00
Family APEX 20K —
Device Series EP20K400 —
Technology CMOS, SRAM-based CMOS SRAM
Logic Elements 16640 —
Typical Gates 400000 —
Maximum User I/O 502 496
Dedicated Inputs 4 6
Total Terminals 655 —
Propagation Delay 2.5 ns 3.1 ns (typical)
Package Type Ceramic Pin Grid Array (CPGA-655) —
JESD-30 Package Code S-CPGA-P655 —
Température de fonctionnement -40C to +85C (Industrial) -40C to +85C (industrial)
Moisture Sensitivity Level MSL 1 1 (per Altera family)
Peak Reflow Temperature 220 C —
Programmability In-system, JTAG boundary-scan (IEEE 1149.1) —
Process Node 0.18 micrometer CMOS —
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Manufacturer — Altera Corporation
Series — APEX 20K (EP20K400)
Device Type — Field Programmable Gate Array (FPGA)
Typical Gate Count — 400,000 gates
Logic Elements (LE) — 16,640
Number of Terminals — 655
Boîtier — SPGA-655 (47 mm x 47 mm)
Nominal Supply Voltage — 2.5 V
Supply Voltage Range — 2.375 V to 2.625 V
Type de montage — Through-Hole / Socket
Configuration Method — JTAG, Passive Serial, Passive Parallel
I/O Standards Supported — LVTTL, LVCMOS, PCI, GTL+
Embedded Memory — Embedded System Blocks (ESBs)
Statut du cycle de vie — Obsolete (legacy Altera APEX 20K family)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis