EP20K600CB652C8N vs EP20K600CB652C9 Comparaison

Comparaison détaillée côte à côte de EP20K600CB652C8N par Altera et EP20K600CB652C9 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CB652C8N EP20K600CB652C9
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $115,00 $142,50
Family APEX 20KC APEX 20KC
Device Type Loadable PLD / FPGA —
System Gates 600,000 1,537,000
Logic Elements 24,320 cells —
Embedded Memory 311,296 bits —
User I/O Pins 488 —
Dedicated Inputs 4 —
Outputs 480 —
Propagation Delay (typ.) 1.48 ns 1.48 ns
Pin-to-Pin Timing 1.78 ns —
Internal Frequency (typ.) 301.21 MHz —
Core Supply Voltage 1.8 V nominal (1.71 V to 1.89 V) —
Process Technology 0.18 µm all-layer copper-metal 0.15 µm all-layer copper CMOS
Speed Grade C8 —
Température de fonctionnement 0 °C to 85 °C (commercial) 0 °C to 85 °C (commercial)
Boîtier 652-ball LBGA, 45 x 45 mm, 1.27 mm pitch 652-BGA (45 × 45 mm, 1.27 mm pitch)
Type de montage Surface Mount (BGA) Surface Mount (BGA)
Architecture MultiCore LUT + Embedded System Blocks (ESB) —
Pin-Compatible With APEX 20KE family —
Statut RoHS unknown Compliant (per Altera product page)
Logic Elements / Cells — 24,320
Number of LABs / CLBs — 2,432
Total RAM Bits — 311,296
User I/O — 488
Number of I/O Banks — [DATA_NEEDED: I/O bank count]
Tension d'alimentation — 1.71 V to 1.89 V
Internal Datapath Frequency — up to 250 MHz
Configuration — JTAG IEEE 1149.1 / serial / EPC2-compatible
Product Status — Obsolete (per distributor listings)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis