EP20K600CB652C9N vs EP20K600CB652C8N Comparaison

Comparaison détaillée côte à côte de EP20K600CB652C9N par Intel et EP20K600CB652C8N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CB652C9N EP20K600CB652C8N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $128,00 $115,00
Family APEX 20KC APEX 20KC
Device Type Loadable PLD (FPGA) Loadable PLD / FPGA
Typical Gates 600,000 —
Logic Elements 24,320 24,320 cells
Maximum User I/O 488 —
Boîtier BGA-652 (652-ball FineLine BGA, 45 x 45 mm, 1.27 mm pitch) 652-ball LBGA, 45 x 45 mm, 1.27 mm pitch
Process Technology 0.15 micron all-layer copper CMOS 0.18 µm all-layer copper-metal
Core Supply Voltage 1.8 V 1.8 V nominal (1.71 V to 1.89 V)
Speed Grade C9 (~1.48 ns propagation delay) C8
Architecture MultiCore LUT + embedded system memory (ESB) MultiCore LUT + Embedded System Blocks (ESB)
On-chip Memory Embedded system memory blocks (dual-port RAM, FIFO) —
Configuration Interface JTAG (IEEE 1149.1) and serial/PROM configuration —
Température de fonctionnement 0 C to 85 C (commercial) 0 °C to 85 °C (commercial)
Type de montage Surface Mount (BGA) Surface Mount (BGA)
Pin/Pin Compatibility Pin-compatible with APEX 20KE devices of same package —
Toolchain Altera/Intel Quartus II (legacy APEX support) —
Statut RoHS [DATA_NEEDED: rohs status] unknown
Niveau MSL [DATA_NEEDED: MSL level] —
System Gates — 600,000
Embedded Memory — 311,296 bits
User I/O Pins — 488
Dedicated Inputs — 4
Outputs — 480
Propagation Delay (typ.) — 1.48 ns
Pin-to-Pin Timing — 1.78 ns
Internal Frequency (typ.) — 301.21 MHz
Pin-Compatible With — APEX 20KE family

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis