EP2A25F672C9 vs EP2A25F672C7 Comparaison

Comparaison détaillée côte à côte de EP2A25F672C9 par Altera et EP2A25F672C7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A25F672C9 EP2A25F672C7
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $700,00 $118,00
Family APEX II —
Logic Elements (LE) Approximately 25,000 —
Macro Cells 2432 —
User I/O 492 —
Boîtier 672-ball FCBGA (FineLine BGA) 672-ball FCBGA (FineLine BGA)
Package Dimensions 27 mm x 27 mm —
Ball Pitch 1.0 mm —
Process Technology 0.15 µm all-layer copper, up to 8 metal layers 0.15-um all-layer copper, up to 8 metal layers
Logic Family CMOS —
Propagation Delay 1.69 ns —
Température de fonctionnement 0°C to 85°C (Commercial) 0C to +85C (Commercial)
Tension d'alimentation [DATA_NEEDED: core VCC voltage] —
I/O Standards LVTTL, LVCMOS, PCI, LVDS, HSTL, SSTL (multi-voltage 1.5/1.8/2.5/3.3 V) —
Configuration Passive Serial, Passive Parallel Synchronous, JTAG —
Embedded Memory ESBs for dual-port RAM, ROM, FIFO —
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED] [DATA_NEEDED: RoHS status]
Product Family — APEX II
Logic Elements — 25,000
Maximum System Gates — 1,650,000
Maximum RAM Bits — 422,976
User I/O Count — 492
Supply Voltage (Core) — 1.5 V
LVDS Data Rate — 1 Gbps per channel (True-LVDS)
I/O Standards Supported — LVDS, LVPECL, PCML, HyperTransport
Speed Grade — -7
Configuration Mode — Passive Serial, Passive Parallel, JTAG
Embedded System Blocks (ESB) — Yes - RAM, ROM, CAM, multiplier support

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis