EP2A25F672C9 vs EP2A25F672C8 Comparaison

Comparaison détaillée côte à côte de EP2A25F672C9 par Altera et EP2A25F672C8 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A25F672C9 EP2A25F672C8
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $700,00 $951,18
Family APEX II APEX II (EP2A25)
Logic Elements (LE) Approximately 25,000 —
Macro Cells 2432 —
User I/O 492 —
Boîtier 672-ball FCBGA (FineLine BGA) 672-FBGA (FineLine BGA, 27x27 mm, 1.0 mm pitch)
Package Dimensions 27 mm x 27 mm —
Ball Pitch 1.0 mm —
Process Technology 0.15 µm all-layer copper, up to 8 metal layers 0.15 microm CMOS, 8-layer copper interconnect
Logic Family CMOS —
Propagation Delay 1.69 ns —
Température de fonctionnement 0°C to 85°C (Commercial) 0 C to 85 C (commercial)
Tension d'alimentation [DATA_NEEDED: core VCC voltage] —
I/O Standards LVTTL, LVCMOS, PCI, LVDS, HSTL, SSTL (multi-voltage 1.5/1.8/2.5/3.3 V) —
Configuration Passive Serial, Passive Parallel Synchronous, JTAG —
Embedded Memory ESBs for dual-port RAM, ROM, FIFO ESB blocks (dual-port RAM, FIFO, CAM, ROM)
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED] Non-compliant (legacy product)
Logic Elements — 25,000 (typical gates)
Maximum System Gates — 40,960
Macrocells / Embedded Logic — 2,432 macros
User I/O Count — 492
Propagation Delay (tpd) — 1.69 ns
Speed Grade — C8
I/O Standards Supported — LVTTL, LVCMOS, PCI-X, GTL+, SSTL-2/3, HSTL, LVDS, LVPECL
LVDS Data Rate — 1 Gbps
PLL Count — 4
I/O Banks — 16

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis