EP2A25F672I-9 vs EP2A25F672I7N Comparaison

Comparaison détaillée côte à côte de EP2A25F672I-9 par Intel et EP2A25F672I7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A25F672I-9 EP2A25F672I7N
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $195,00 $175,00
Family APEX II APEX II
Logic Elements (typical) 25,000 —
Maximum System Gates [DATA_NEEDED: maximum system gates] —
Embedded System Blocks (ESB) Memory 1,125 Kbits —
Maximum User I/O Pins [DATA_NEEDED: maximum user I/O pins] —
Number of PLLs 4 —
Process Technology 0.18 µm CMOS 0.15 µm CMOS
Core Voltage 1.5 V / 1.8 V (speed-grade dependent) —
Operating Temperature Grade Industrial (-40 °C to +100 °C junction) Industrial (I)
Speed Grade -9 7
Boîtier 672-pin FCBGA (FineLine BGA) 672-ball FC-FBGA
Type de montage Surface Mount (BGA) Surface Mount (BGA)
Niveau de sensibilité à l'humidité (MSL) 3 (per Vyrian listing) —
Peak Reflow Temperature 220 °C (per Vyrian listing) —
Configuration Method JTAG / serial configuration EPROM —
Supported I/O Standards LVTTL, LVCMOS, LVDS, PCI —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Legacy Status Obsolete - consult Altera / Intel FPGA archive for documentation —
Logic Elements (Cells) — 24,320
Typical Gate Count — 900,000
Maximum Internal Frequency — 500 MHz
Core Supply Voltage — 1.5 V
Pin/Ball Count — 672
Configuration Interface — JTAG (IEEE 1149.1), Passive Serial, Fast Passive Parallel
Design Software — Quartus II
Statut du cycle de vie — Not Recommended for New Designs (NRND)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis