EP2A40F33I-9 vs EP2A40F33C-9 Comparaison

Comparaison détaillée côte à côte de EP2A40F33I-9 par Altera et EP2A40F33C-9 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A40F33I-9 EP2A40F33C-9
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $99,50 $78,00
Family APEX II APEX II
Typical Gate Count 1,500,000 —
Logic Elements 40,000 (per legacy marketing) [DATA_NEEDED: exact LE count]
Boîtier 33-ball FineLine BGA (F33) 672-ball FineLine BGA (F33), 1.27 mm pitch
Plage de température de fonctionnement -40C to +100C (Industrial) —
Speed Grade -9 (fastest grade for this package) -9
Supply Voltage - Core [DATA_NEEDED: core voltage] —
I/O Voltage Support 1.5V / 1.8V / 2.5V / 3.3V (MultiVolt) —
Differential I/O LVDS (per APEX II family features) —
Type de montage Surface Mount (BGA) Surface Mount (BGA)
Niveau de sensibilité à l'humidité (MSL) 3 —
Peak Reflow Temperature 220 C 220 C
Statut RoHS ROHS3 Compliant (per Alibaba listing) [DATA_NEEDED: not stated in provided data]
Device Family Prefix EP2A40 (APEX II, density 40) —
Manufacturer Altera (now Intel Programmable Solutions Group) —
Maximum System Gates — 1,600,000
Embedded RAM — 65 Kbytes (approximately 540 Kbits depending on configuration)
Température de fonctionnement — 0C to +85C (commercial)
Process Technology — 0.15 micrometer CMOS
PLLs — 4
LVDS Channels — 16 high-speed LVDS channels
Maximum User I/O — [DATA_NEEDED: max user I/O count]
Multi-Core Architecture — MegaLAB structure with embedded memory and CAM
Configuration Method — JTAG, serial PROM, parallel flash
Niveau MSL — 3
Core Voltage — [DATA_NEEDED: nominal core voltage]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis