EP2A40F672C6 vs EP2A40F672C9ES Comparaison

Comparaison détaillée côte à côte de EP2A40F672C6 par Altera et EP2A40F672C9ES par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A40F672C6 EP2A40F672C9ES
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $105,00 $195,00
Family APEX II APEX II
Device EP2A40 —
Logic Elements (typical) 40,000 —
Maximum System Gates [DATA_NEEDED: maximum system gates] —
Embedded System Blocks (ESBs) [DATA_NEEDED: ESB count] —
Maximum User I/O Pins [DATA_NEEDED: max user I/O count] —
Boîtier 672-ball FineLine BGA (FBGA-672) 672-pin FC-FBGA
Speed Grade C6 (commercial) -9
Température de fonctionnement Commercial (0C to +85C) —
Process Technology 0.18-micron CMOS 0.15 µm CMOS
Configuration Memory SRAM-based —
JTAG Support Yes (IEEE 1149.1) —
PLL Support Yes —
Type de montage Surface Mount (BGA) Surface Mount (BGA)
Statut RoHS [DATA_NEEDED: RoHS status] unknown
Lead-Free [DATA_NEEDED: lead-free status] —
Lifecycle Obsolete / EOL (per Intel/Altera product discontinuation notice) —
Logic Elements — 38,400
System Gates — 1,500,000
Maximum User I/O — 492
Operating Frequency (max) — 366 MHz
Core Voltage — 1.5 V
Configuration Modes — PS, PPS, PPA, JTAG, FPP
Embedded Memory (ESB) — Yes (RAM/ROM/CAM)
I/O Standards — LVTTL, LVCMOS, PCI, SSTL, HSTL, GTL+
Boundary Scan — IEEE 1149.1 (JTAG)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis