EP2A40F672C9ES vs EP2A40F672C8 Comparaison
Comparaison détaillée côte à côte de EP2A40F672C9ES par Altera et EP2A40F672C8 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP2A40F672C9ES | EP2A40F672C8 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $195,00 | $68,00 |
| Family | APEX II | APEX II |
| Logic Elements | 38,400 | — |
| System Gates | 1,500,000 | — |
| Maximum User I/O | 492 | — |
| Operating Frequency (max) | 366 MHz | — |
| Process Technology | 0.15 µm CMOS | 0.15-micron all-layer copper, up to 8 metal layers |
| Core Voltage | 1.5 V | — |
| Boîtier | 672-pin FC-FBGA | — |
| Type de montage | Surface Mount (BGA) | Surface Mount (BGA) |
| Speed Grade | -9 | — |
| Configuration Modes | PS, PPS, PPA, JTAG, FPP | — |
| Embedded Memory (ESB) | Yes (RAM/ROM/CAM) | — |
| I/O Standards | LVTTL, LVCMOS, PCI, SSTL, HSTL, GTL+ | LVTTL, LVCMOS, PCI, SSTL, HSTL, LVDS |
| Boundary Scan | IEEE 1149.1 (JTAG) | — |
| Statut RoHS | unknown | — |
| Logic Family | — | CMOS |
| Typical Logic Elements (LEs) | — | 40,000 |
| Embedded Memory | — | Up to 1.5 Mbits |
| User I/Os | — | 492 pins |
| Nombre de broches | — | 672 |
| Package Type | — | FineLine BGA, 27 x 27 mm, 1.0 mm pitch |
| Propagation Delay (speed grade C8) | — | 1.55 ns |
| Température de fonctionnement | — | 0 C to 85 C (commercial) |
| Phase-Locked Loops (PLLs) | — | 4 |
| LVDS Signaling Support | — | Up to 1 Gbps |
| Multipliers | — | Embedded multiplier blocks |