EP2C50F672C7 vs EP2C35F672C8 Comparaison

Comparaison détaillée côte à côte de EP2C50F672C7 par Altera et EP2C35F672C8 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2C50F672C7 EP2C35F672C8
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $184,59 $71,85
Family Cyclone II Cyclone II
Logic Elements (LE) 50,528 —
Embedded Memory Bits 594,432 bits —
Embedded Memory Blocks 250 M4K blocks (4 Kbit each) —
Embedded 18x18 Multipliers 86 (150 per device family datasheet figure) —
User I/O Pins 450 —
Phase-Locked Loops (PLL) 4 —
Global Clock Networks 16 —
Process Technology 90 nm CMOS with low-k dielectric 90 nm
Core Voltage (VCCINT) 1.2 V 1.15 V - 1.25 V
I/O Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.0 V / 3.3 V (per bank) —
Boîtier 672-ball FineLine BGA (FBGA-672) 672-BGA (FineLine BGA, 1.0 mm pitch)
Speed Grade -7 C8 (commercial, 8 ns pin-to-pin)
Temperature Grade Commercial (0C to +85C junction) —
Configuration Modes Passive Serial (PS), Active Serial (AS), JTAG Active Serial (AS), Passive Serial (PS), JTAG
Lead-Free / RoHS Lead-Free / RoHS compliant per Heisener listing —
Logic Elements (LEs) — 33,216
Total RAM Bits — 483,840
Embedded Multipliers (18x18) — 35
User I/O Pins (max) — 475
Number of PLLs — 4
Operating Temperature (Commercial) — 0C to +85C
Memory Interface Support — DDR, DDR2, SDR SDRAM
I/O Standards — LVTTL, LVCMOS, SSTL, LVDS, RSDS, mini-LVDS, PPDS
Type de montage — Surface Mount
Statut RoHS — Compliant (lead-free package)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis