EP2S30F672C3N vs EP2S30F672I4 Comparaison
Comparaison détaillée côte à côte de EP2S30F672C3N par Altera et EP2S30F672I4 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EP2S30F672C3N - 33,880 LEs Stratix II FPGA, 672-FBGA | Intel / Altera
EP2S30F672C3N ⚠ Dernier achat
Comparaison des spécifications
| Paramètre | EP2S30F672C3N | EP2S30F672I4 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $55,00 | $695,00 |
| Family | Stratix II | — |
| Number of Logic Elements (LEs) | 33,880 | — |
| Logic Array Blocks (LABs) | 1,694 | 1694 |
| Embedded Memory (Bits) | 1,369,728 | — |
| Embedded Memory (Kbits) | 500 Kbits | — |
| Number of I/Os | 500 | — |
| Nombre de sorties | 492 | — |
| Core Voltage | 1.2 V | — |
| Process Technology | 90 nm CMOS | 90 nm CMOS |
| Maximum Internal Frequency | 816.99 MHz (per published spec) | — |
| Boîtier | 672-ball FineLine BGA (FC-FBGA) | — |
| Type de montage | Surface Mount | Surface Mount |
| Operating Temperature Grade | Commercial ("C") | — |
| Speed Grade | 3 | — |
| Lead-Free / RoHS | Pb-free (suffix "N") | — |
| Statut RoHS | Compliant | [DATA_NEEDED: confirm RoHS compliance on part label] |
| Series | — | Stratix II |
| Manufacturer | — | Intel (formerly Altera) |
| Logic Elements | — | 33880 |
| Total RAM Bits | — | 1369728 |
| Number of I/O | — | 500 |
| DSP Blocks | — | 12 (per datasheet, family range) |
| Number of PLLs | — | 6 |
| Voltage - Supply | — | 1.2 V core, separate I/O bank VCCIO |
| Température de fonctionnement | — | -40C to +100C (Industrial) |
| Boîtier / Format | — | 672-BBGA, FCBGA (FBGA-672) |
| Package Dimensions | — | 35 x 35 mm |
| Ball Pitch | — | 1.0 mm |
| Configuration | — | JTAG, serial, parallel (Stratix II scheme) |
| Niveau MSL | — | 3 (per JEDEC J-STD-020) |