EP2S60F484I4N vs EP2S60F484I5N Comparaison

Comparaison détaillée côte à côte de EP2S60F484I4N par Intel et EP2S60F484I5N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2S60F484I4N EP2S60F484I5N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $1 195,00 $1 325,00
Series Stratix II Stratix II (EP2S60)
Family Stratix II (EP2S60) Field Programmable Gate Array (FPGA)
Logic Elements (LE) 60,440 60,440
Logic Array Blocks (LABs) 3,022 —
Total RAM Bits 2,544,192 —
Number of I/O 334 —
Number of DSP Blocks 18 (typical) —
Number of PLLs 12 (typical) —
Boîtier 484-BBGA, FCBGA 484-ball FC-FBGA (Flip-Chip Fine-pitch BGA), 1.00 mm pitch
Type de montage Surface Mount Surface Mount (BGA)
Température de fonctionnement -40C to +100C (Industrial, I4) —
Speed Grade -4 (mid) I5 (industrial, slow-speed for low power)
Tension d'alimentation 1.2 V (core) —
Statut RoHS Compliant [DATA_NEEDED: rohs status not stated in verified data]
Lead-Free Yes —
Adaptive Logic Modules (ALM) — 24,176
Embedded Memory (bits) — 2,544,192
Embedded Memory (M512/M4K/M-RAM blocks) — M512: 330, M4K: 255, M-RAM: 2
DSP Blocks (18-bit multipliers) — 48 blocks (192 18x18 multipliers)
PLLs — 12 (4 enhanced + 8 fast)
Maximum User I/O Pins — 334
Maximum Fabric Clock — 609.76 MHz
Core Supply Voltage — 1.2 V typical
Process Technology — 90 nm CMOS
Plage de température de fonctionnement — -40 °C to +100 °C (industrial)
Lead-Free / Halogen-Free — [DATA_NEEDED: lead-free / halogen-free status]
Configuration Interface — JTAG (IEEE 1149.1), Passive Serial, Fast Passive Parallel
Design Tool — Quartus II (legacy; current Intel Quartus Prime with Stratix II device support)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis